标签：sv

记录 UVM 环境中 package 与文件列表的编译组织方式，以及测试用例和 sequence 直接加载时的层次访问考虑。

从 harness、interface、transaction、sequence 到测试用例，记录一个面向小模块验证的纯 SystemVerilog 环境骨架。